| FPGA与DSP联合应用 |
班.级.规.模.及.环.境 |
|
为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限5人，多余人员安排到下一期进行。注意：本课程一旦开课不予退费。 |
|
时间地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：深圳大学成教院/ 电影大厦(地铁一号线大剧院站)【北京分部】：福鑫大楼/北京中山 【武汉分部】：佳源大厦（高新二路） 【南京分部】：金港大厦(和燕路) 【成都分部】：领馆区1号（中和大道）
最近开课时间(连续班/周末班/晚班）：FPGA和DSP联合班：即将开课，详情请咨询客服。(请抓紧报名) |
|
学时和费用 |
★课时：
共6天，总计36学时
☆合格学员免费颁发相关资格证书，提升您的职业资质
作为最早专注于嵌入式培训的专业机构，曙海嵌入式提供的证书得到本行业的广泛认
可，学员的能力得到大家的认同。
☆合格学员免费推荐工作
★实验设备请点击这儿查看★ |
|
.最.新.优.惠. |
|
◆在读学生凭学生证，可优惠500元。 |
|
.质.量.保.障. |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
|
.课.程.大.纲.: |
FPGA与DSP联合应用 |
|
| FPGA与DSP联合应用 |
| 课程简介： |
DSP应用是展示FPGA优势的最有效场合。通过本次课的学习，可以帮助学员掌握使用FPGA实现DSP的基本理论和实现方法。掌握针对DSP的Verilog编程方法，实现如Cordic算法、FFT
IP Core使用等经典内容。 |
| 培训时长： |
四天 |
| 必备条件： |
熟练掌握Verilog HDL |
| 获得技能： |
掌握使用FPGA实现DSP的基本理论和实现方法。 |
| .课.程.大.纲.： |
第一阶段 |
| Verilog for DSP |
| 第二阶段 |
| Cordic算法实现 |
| 第三阶段 |
| 浮点算法的定点处理 |
| 第四阶段 |
| 浮点数与定点数 |
| 第五阶段 |
| 浮点如何转定点 |
| 第六阶段 |
| FPGA实现DSP的优势及应用的典型场合 |
| 第七阶段 |
| 多速率信号处理(中频数字化的理论) |
| 第八阶段 |
| 带通采样定理 |
| 第九阶段 |
| 内插与抽取 |
| 第十阶段 |
| FFT IP Core的使用方法 |
| 第十一阶段 |
| FPGA+DSP架构分析 |
|
课程表 联系我 在线聊 报名 付款 我们 QQ聊 切换宽屏