-
众所周知，深亚微米器件的整体尺寸和工作频率在近几年已经得到了很大的突破。但是IC工程师们在基于0.25um及以下工艺进行设计时，又不得不面临一个新的问题，即占据整体芯片延时80％的互连线延时。本课程就是介绍基于0.25um及以下工艺的数字IC设计流程和实现流程以及ASIC设计物理版图方面设计的技巧和方法。
IC设计和版图工程师们在使用0.25um及以下工艺进行设计时不得不考虑新的设计方法。无论是前端的逻辑设计、综合设计阶段还是后端物理版图实现，都要将目标集中在设计收敛上（例如工作频率，信号完整性和可制造性）。
适合对象：
ASIC 物理版图工程师，IC逻辑设计工程师，系统设计工程师，产品工程师，应用工程师，测试工程师，对IC设计和实现流程感兴趣的经理人，电子工程的在读学生和IC制造工程师。
内容如下：
Part I:? Introduction on IC Design & Implementation
IC Design & Implementation Introduction
CMOS VLSI Manufacture & layout Process
IC Design Rules & Standard Cells
Part II: Introduction to IC Physical Design
Data Preparation for Layout Design
Floor-Planning
Pre-Rout
Placement
Clock Implementation
Scan Chain Optimization
Routing
Layout Verification
Part III (1): Parasitic, STA & Timing-Driven Layout
RC Parasitic
Layout Parasitic Extraction
Delay Models
Part III (2): Parasitic, STA & Timing-Driven Layout
Introduction to Static Timing Analysis
Timing Driven Placement/Routing & Timing Closure
Signal Integrity and Design Closure
Seminar Wrap-Up
Part IV: Layout Design Labs by ApolloII Place & Rout Tool
Lab1: Data Preparation: Create cell, load Tech. File, ref. Libs.
Lab2: Floor-planning, Power Mesh & Pre-Rout
Lab3: Std. Cell Placement & Optimization, Clock Tree Synthesis
Lab4: Report Timing, Routing & Optimization, Parasitic Extraction
?
课程表 联系我 在线聊 报名 付款 我们 QQ聊 切换宽屏
