| 课程进度安排 |
|
| 时间 |
课程大纲 |
|
| 第一阶段 |
|
| 学习目标 |
掌握Linux基本操作，vi编辑器的使用，virtuoso软件的操作。 |
|
| |
1 Linux的用户界面及工作站的登陆。
1.1 Linux概述
1.2 Linux系统访问
1.3 Linux的图形用户界面
1.4 Linux的文件和目录
1.5 文本编辑器Vi
实验：登陆工作站，访问相关目录和文件，编辑文件。
|
|
| |
2 virtuoso软件的启动
2.1 virtuoso软件的配置文件cds.lib
2.2 icfb的启动：icfb
2.3 版图建库的文件display.drf
实验:编辑 cds.lib文件。
启动icfb,建立一个layout 库，删除一个库。
3 virtuoso软件的操作
3.1 快捷的默认设置。
3.2 快捷的个人设置，怎么修改快捷键。
3.3 Grid的设置----0.005u
3.4 绘制Path、Rectangle
实验:编辑.cdsinit 文件。
使用快捷键绘制Path、Rectangle，切除、添加部分图形。
|
|
| 第二阶段 |
|
| 学习目标 |
了解IC版图的基本概念，半导体的工艺流程，学会做版图的基本器件。 |
|
| |
4 半导体基础理论、集成电路制造工艺
4.1 PN结
4.2 PN结二极管
4.3 MOS场效应晶体管
4.4 集成电路中的器件结构
4.5 外延生长
4.6 掩膜制版工艺
4.7 光刻
4.8 热氧化
4.9 掺杂工艺（热扩散、离子注入）
4.10 刻蚀
4.11 化学气相淀积
4.12 镀膜
5 集成电路设计概述
5.1 集成电路设计流程和设计工具
5.2 国内外集成电路技术发展概况
5.3 国内外主要集成电路晶圆代工厂(Foundry)介绍
|
|
| |
6 半导体器件原理及版图设计
6.1 Design Rule的基本概念及内容。
6.2 MOS管的版图设计及剖面图。
6.3 反相器（invter）的结构及版图设计
6.4 电阻的种类（well\poly\diff\mos）及版图设计
6.5 电容的种类（mim\mom\mos）及版图的设计
6.6 二极管及三极管的原理及版图设计
实验：做一个mos管，做所有的电阻和电容器件，做一个二极管及三极管。做一个invter，且把几个invter串起来组成一个小电路。
|
|
| 第三阶段 |
|
| 学习目标 |
学会做StdCell并用Calibre 来检查它的DRC和LVS。 |
|
| |
7 StdCell的概念和练习
7.1 StdCell的基本概念。
7.2 两种StdCell的区别。用在数字布线的StdCell和模拟中的StdCell。
7.3 nand2 nor2 nand3 nor3的做法。
7.4 把StdCell组合成一个模块。
实验：做各种StdCell并组合成一个模块。
|
|
| |
8 DRC的概念及检查DRC的软件。
8.1 DRC的概念，基于Design Rule的check.
8.2 Calibre DRC的配置及操作。
8.3 DRC Command file (runset)的介绍。
8.4 DRC Results 的读取及修改ERROR。
9 LVS的概念及检查LVS的
9.1 LVS的概念，Netlist的手工提取和自动提取。
9.2 Calibre LVS的配置及操作。
9.3 LVS Command file (runset)的介绍
9.4 LVS Report 的读取及修改ERROR。
实验：
1、用Calibre 检查StdCell 的DRC及修改
2、用Calibre 检查StdCell 的LVS及修改
|
|
| 第四阶段 |
|
| 学习目标 |
掌握做一个OPAMP的版图设计及LVS DRC的Check。 |
|
| |
10 IC layout模拟模块设计
10.1 OPAMP的原理及版图设计
10.2 交差对称的概念及版图设计（很重要）
10.3 Dummy的概念、原理及如何添加dummy
实验：做交差对称，注意dummy.
|
|
| |
10.4 屏蔽线（Shielding line）的作用及做法。
10.5 其它对称的概念及版图设计
10.6 不同器件特性相对版图布局的关系
10.7 关键线的连接
10.8 电源和地线的连接
10.9 LVS DRC check
实 验：完成OP版图，及LVS DRC的check。
|
|
| 第五阶段 |
| 学习目标 |
掌握Bias模块的做法，掌握多模块的布局和版图的优化。 |
| |
11 bias模块的对称性及多个模块的布局
11.1 Bias的原理
11.2 Bias的对称及布局
11.3 三极管的对称及布局
实验：做一个bias，注意对称及布局
|
| |
11.4 多个模块的布局
11.5 模块间的关系与布局
11.6 关键信号线的布局
11.7 大功率器件的摆放和对其它模块的影响
11.8 电源和地线的连接
实验：1 多个模块的布局
2 多个模块整合为一个模块。
|
| 第六阶段 |
| 学习目标 |
掌握 IC layout可靠性分析，并优化版图。 |
| |
12 IC layout 的可靠性分析
12.1 Latch up的原理和易发生Latch up的地方
12.2 IC layout中如何预防Latch up的发生。
12.3 大功率器件的摆放和安全。
12.4 电流密度的概念及实际情况的计算
12.5 大功率器件上的Metal线的电流密度计算
12.6 ESD静电防范措施，ESD器件的做法
12.7 ESD 器件的放电通路。
12.8 几种ESD放电Model。
|
| |
实验：1、做一个大功率的器件，注意预防Latch Up
2 计算大功率器件上的电流密度，电源线是不是足够。
3 做一个ESD器件，注意ESD器件的放电通路。
|
| 第七阶段 |
| 学习目标 |
掌握Chip 的概念及布局，完成一个chip。 |
| |
13 Chip 的概念及布局
13.1 PAD的概念和做法
13.2 Under PAD的器件做法及对PAD的要求。
13.3 ESD器件和PAD及内部模块的连接
13.4 电源和地线间的ESD放电通路，Power clamp的版图设计。
13.5 当对任意PAD打ESD时的放电通路。
13.6 ESD器件和内部的隔离
13.7 Sealring的概念和做法。
13.8 划片道的概念及通常大小
13.9 Density的概念和原因及添加Density的方法。
13.10 Antenna现象的发生及修改。
|
| |
实验：
1 做一个PAD。
2 把PAD放在ESD器件上面，即做一个Under PAD的器件。
4 完成一个完整的chip
|
| 第八阶段 |
| 学习目标 |
掌握反向的layout 的软件和提取方法。了解Tapeout的流程。 |
| |
14 反向提取软件
14.1 如何操作反向软件
14.2 如何提取版图
14.3 把版图转化成电路图。
实验：
使用反向软件提取一个电路图。
|
| |
15 Tapeout的概念
15.1 Tapeout的检查和验证
15.2 Tapeout中的问题及和晶圆代工厂(Foundry)的沟通
15.3 数据的导出和
15.4 Tapeout后的IP Merge
15.5 E-job view 的概念及做法。
|
首 页 
